Difference between revisions of "FPGA"
From Teknologisk videncenter
(→Teori) |
(→Opgaver 1) |
||
| Line 54: | Line 54: | ||
=== Opgaver 1 === | === Opgaver 1 === | ||
| − | *[[Media: | + | *[[Media:Fpga_ovelser_H2[2].pdf|FPGA øvelser]] (Loads PDF file) |
*[[Media:DE1_pin_assignments.zip|PIN assigments til DE-1 boardet]] (Loads PDF file) | *[[Media:DE1_pin_assignments.zip|PIN assigments til DE-1 boardet]] (Loads PDF file) | ||
Revision as of 13:12, 7 January 2013
Contents
Installations vejledninger
- QuartusII 10.1 installationsvejledning (Loads PDF file)
Teori
- Hurtig guide til at have liggende ved siden at PC'en!!
- QuartusII Quickguide (Loads PDF file)
- Viser hvordan man starter et projekt op i QuartusII 11
- QuartusII 11 opstart (Loads PDF file)
- Viser hvordan et VHDL projekt startes op i v 9.1!!
- Quartus VHDL projekt start (Loads PDF file)
- Viser hvordan et Schematic og VHDL projekt startes op i v 9.1!!
- Schamtic & VHDL (Loads PDF file)
- Powerpoint om VHDL
- VHDL (Loads PDF file)
- Powerpoint om Quartus og FPGA
- QuartusII (Loads PDF file)
- Hvad er en FPGA kreds samt benforbindelser til DE1 boardet (Loads PDF file)
Hardware
- Overføre design til HW(DE2) (Loads PDF file)
Hints
- Husk at sætte "Timing-driven compilation" til "All Paths"
- Billede af settings(Loads JPG file)
- Gray2bin(Loads zip file)
Installation af driver til Evalueringsboards
- Har du Windows7 bliver Eval boardet først registeret når driveren er installeret:
- Vælg denne sti: C:\altera\11sp1\quartus\drivers\usb-blaster
- Eller hente driver fra Altera's hjemmeside samt instruktion: http://www.altera.com/support/software/drivers/dri-index.html
Hjælp til opgave 2!!!
- Clk_divider fra 27MHz til 100Hz (Loads ZIP file)
- Tidsmåler!! uden logik og med 100Hz clk (Loads ZIP file)
- Digital logik (Loads ZIP file)
DE-1 pin oversigt
- Pin oversigt til DE1 boardet (Loads ZIP file)
DE-2 pin oversigt
- Pin oversigt til DE2 boardet (Loads PDF file)
Opgaver 1
- [[Media:Fpga_ovelser_H2[2].pdf|FPGA øvelser]] (Loads PDF file)
- PIN assigments til DE-1 boardet (Loads PDF file)
Opgave 2
Fremstil en tidsmåler der kan måle med 1/100 sekund nøjagtighed.
Max tællertid 0,89 sekunder (reset tæller og tæl videre)
Start og stop styres af en trykknap på DE1 board
Husk: • Tænk opgaven igennem
N.B. Tidsmåler uden logik og Clk divider findes under Hints!!!
Links
- www.altera.com
- VHDL tutorial
- VHDL 93 Reference Guide
- QuartusII webdesign free
- Logic Friday download!
- FPGA4fun