Difference between revisions of "FPGA"

Latest revision as of 09:13, 8 January 2013

- Hurtig guide til at have liggende ved siden at PC'en!!
- QuartusII Quickguide (Loads PDF file)
- Viser hvordan man starter et projekt op i QuartusII 11
- QuartusII 11 opstart (Loads PDF file)
- Viser hvordan et VHDL projekt startes op i v 9.1!!
- Quartus VHDL projekt start (Loads PDF file)
- Viser hvordan et Schematic og VHDL projekt startes op i v 9.1!!
- Schamtic & VHDL (Loads PDF file)
- Powerpoint om VHDL
- VHDL (Loads PDF file)
- Powerpoint om Quartus og FPGA
- QuartusII (Loads PDF file)
- Hvad er en FPGA kreds samt benforbindelser til DE1 boardet (Loads PDF file)

Hardware

Overføre design til HW(DE2) (Loads PDF file)

Hints

Husk at sætte "Timing-driven compilation" til "All Paths"

Installation af driver til Evalueringsboards

Har du Windows7 bliver Eval boardet først registeret når driveren er installeret:
Vælg denne sti: C:\altera\11sp1\quartus\drivers\usb-blaster
Eller hente driver fra Altera's hjemmeside samt instruktion: http://www.altera.com/support/software/drivers/dri-index.html

Opgave 2

Fremstil en tidsmåler der kan måle med 1/100 sekund nøjagtighed.

Max tællertid 0,89 sekunder (reset tæller og tæl videre)

Start og stop styres af en trykknap på DE1 board

Husk: • Tænk opgaven igennem

N.B. Tidsmåler uden logik og Clk divider findes under Hints!!!

Links

Linkene her under kan der købes eval bords!!!

@@ Line 1: / Line 1: @@
-*Teori
+=== Installations vejledninger  ===
-*Ole vildledninger???
-**[[Media:Start_af_nyt_VHDL_projekt_i_Quartus_II.pdf|Quartus projekt start]] (Loads PDF file)
+*[[Media:Quartus_10_1_installlation.pdf|QuartusII 10.1 installationsvejledning]] (Loads PDF file)
-**[[Media:Samlet_schmatic_%26_vhdl.pdf|Schamtic & VHDL]] (Loads PDF file)
+=== Teori  ===
+**Hurtig guide til at have liggende ved siden at PC'en!!
+**[[Media:QuartusII_HurtigGuide-1-.pdf|QuartusII Quickguide]] (Loads PDF file)
+**Viser hvordan man starter et projekt op i QuartusII 11
+**[[Media:Start_af_nyt_Schematic_projekt_i_Quartus_IIv11.pdf|QuartusII 11 opstart]] (Loads PDF file)
+**Viser hvordan et VHDL projekt startes op i v 9.1!!
+**[[Media:Start_af_nyt_VHDL_projekt_i_Quartus_II-1-.pdf|Quartus VHDL projekt start]] (Loads PDF file)
+**Viser hvordan et Schematic og VHDL projekt startes op i v 9.1!!
+**[[Media:Samlet_schmatic_%26_vhdl-1-.pdf|Schamtic &amp; VHDL]] (Loads PDF file)
+**Powerpoint om VHDL
 **[[Media:VHDL.pdf|VHDL]] (Loads PDF file)
-*Lkaa vejledning
+**Powerpoint om Quartus og FPGA
-**[[Media:VHDL.pdf|VHDL]] (Loads PDF file)
+**[[Media:Brug_af_Quartus_II.pdf|QuartusII]] (Loads PDF file)
-**[[Media:Brug_af_Quartus_II.pdf|QuartusII]] (Loads PDF file)
+**[[Media:FPGA_DE1.pdf|Hvad er en FPGA kreds samt benforbindelser til DE1 boardet]] (Loads PDF file)
-*Hints
-**Installation af driver til DE1 board: Vælg denne sti: [[C:\altera\91\quartus\drivers\usb-blaster]]
+== Hardware ==
-**Eller hente driver fra Altera's hjemmeside samt instruktion: http://www.altera.com/support/software/drivers/dri-index.html
+*[[Media:Overføre_design_til_HW.pdf|Overføre design til HW(DE2)]] (Loads PDF file)
-**[[Media:Clk_divider.zip|Clk_divider fra 27MHz til 100Hz]] (Loads PDF file)
+=== Hints  ===
-I have one method of using a counter. The formula for calculating the counter is ( Actual Frequency / required frequency)
+Husk at sætte "Timing-driven compilation" til "All Paths"
+*[[Media:Fiiter_settings_all_path.jpg|Billede af settings(Loads JPG file)]]
+*[[Media:Gray2bin.zip|Gray2bin(Loads zip file)]]
+=== Installation af driver til Evalueringsboards&nbsp;  ===
+*Har du Windows7 bliver Eval boardet først registeret når driveren er installeret:
+*Vælg denne sti: [[C:\altera\11sp1\quartus\drivers\usb-blaster]]
+*Eller hente driver fra Altera's hjemmeside samt instruktion: http://www.altera.com/support/software/drivers/dri-index.html
+=== '''Hjælp til opgave 2!!!'''  ===
+*&nbsp;[[Media:Clk_divider.zip|Clk_divider fra 27MHz til 100Hz]] (Loads ZIP file)
+*[[Media:Tidsmaaler_h2_ovelse.qar|Tidsmåler!! uden logik og med 100Hz clk]] (Loads ZIP file)
+*[[Media:Digital.pdf|Digital logik]] (Loads ZIP file)
+=== '''DE-1 pin oversigt'''  ===
+*[[Media:Pin_oversigt_til_DE1_board_fra_Altera.pdf|Pin oversigt til DE1 boardet]] (Loads ZIP file)
+=== '''DE-2 pin oversigt'''  ===
+*[[Media:DE2_Pin_Table.pdf|Pin oversigt til DE2 boardet]] (Loads PDF file)
+----
+=== Opgaver 1  ===
+*[[Media:Fpga_ovelser_H2-2-.pdf|FPGA øvelser]] (Loads PDF file)
+*[[Media:DE1_pin_assignments.zip|PIN assigments til DE-1 boardet]] (Loads PDF file)
+----
+=== Opgave 2  ===
+'''Fremstil en tidsmåler der kan måle med 1/100 sekund nøjagtighed.'''
+'''Max tællertid 0,89 sekunder (reset tæller og tæl videre)'''
+'''Start og stop styres af en trykknap på DE1 board'''
+'''Husk: • Tænk opgaven igennem'''
+'''N.B. Tidsmåler uden logik og Clk divider findes under Hints!!!'''
+----
+<br>
+=== Links  ===
-use that as the set point for your counter and make use of this code(This IS for 26MHz from 100MHz clock, so the Count value WilL be(100m/26M = 3.)
+*[http://www.altera.com www.altera.com]
+*[http://www.seas.upenn.edu/~ese201/vhdl/vhdl_primer.html VHDL tutorial]
+*[http://www.hdlworks.com/hdl_corner/vhdl_ref/ VHDL 93 Reference Guide]
+*[https://www.altera.com/support/software/download/altera_design/quartus_we/dnl-quartus_we.jsp QuartusII webdesign free]
+*[http://sontrak.com Logic Friday download!]
+*[http://www.fpga4fun.com/ FPGA4fun]
+<br>
-*if (clock = '1' and clock'event ) then
+=== Linkene her under kan der købes eval bords!!!  ===
-*&nbsp;&nbsp;&nbsp;&nbsp; if ( count /= 4)
+*[http://www.terasic.com www.terasic.com]
-*&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; count&nbsp;:= count + 1&nbsp;;
+*[http://www.digikey.dk www.digikey.dk]
-*&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; clock_out&nbsp;:= clock_out&nbsp;;
+*[http://www.farnell.dk www.farnell.dk]
-*&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; else
+*[http:///www.slscorp.com www.slscorp.dk]
-*&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; count&nbsp;:= 0&nbsp;;
+*[http://www.arrownac.com/solutions/bemicro-sdk/ bemicro-sdk]
-*&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; clock_out&nbsp;:= not clock_out&nbsp;;
+*[http://www.arrownac.com/solutions/beinmotion/ beinmotion]
-*&nbsp;&nbsp;&nbsp; end if;
+*[http://www.arrownac.com/solutions/adi_interposer/ adi_interposer]
-*end if&nbsp;;
-so for 13MHz the count value will be 7
-*Opgaver
-**[[Media:Fpga_ovelser_H2-1-.pdf|FPGA øvelser]] (Loads PDF file)
-*Links
-**[http://www.altera.com www.altera.com]
-**[http://www.seas.upenn.edu/~ese201/vhdl/vhdl_primer.html VHDL tutorial]
-**[http://www.hdlworks.com/hdl_corner/vhdl_ref/ VHDL 93 Reference Guide]
-**[https://www.altera.com/support/software/download/altera_design/quartus_we/dnl-quartus_we.jsp QuartusII webdesign free]
 [[Category:Elektronik]]

Navigation menu

Difference between revisions of "FPGA"

Latest revision as of 09:13, 8 January 2013

Contents

Installations vejledninger

Teori

Hardware

Hints

Installation af driver til Evalueringsboards

Hjælp til opgave 2!!!

DE-1 pin oversigt

DE-2 pin oversigt

Opgaver 1

Opgave 2

Links

Linkene her under kan der købes eval bords!!!