Difference between revisions of "FPGA"
From Teknologisk videncenter
| Line 6: | Line 6: | ||
**[[Media:VHDL.pdf|VHDL]] (Loads PDF file) | **[[Media:VHDL.pdf|VHDL]] (Loads PDF file) | ||
**[[Media:Brug_af_Quartus_II.pdf|QuartusII]] (Loads PDF file) | **[[Media:Brug_af_Quartus_II.pdf|QuartusII]] (Loads PDF file) | ||
| + | |||
---- | ---- | ||
| Line 14: | Line 15: | ||
**Installation af driver til DE1 board: Vælg denne sti: [[C:\altera\91\quartus\drivers\usb-blaster]] | **Installation af driver til DE1 board: Vælg denne sti: [[C:\altera\91\quartus\drivers\usb-blaster]] | ||
| − | + | Eller hente driver fra Altera's hjemmeside samt instruktion: http://www.altera.com/support/software/drivers/dri-index.html | |
| − | + | ||
| − | + | *[[Media:Clk_divider.zip|Clk_divider fra 27MHz til 100Hz]] (Loads ZIP file) | |
| − | + | *[[Media:Tidsmaaler_uden_logik.zip|Tidsmåler!! uden logik og med 100Hz clk]] (Loads ZIP file) | |
| + | *[[Media:Digital.pdf|Digital logik]] (Loads ZIP file) | ||
---- | ---- | ||
| Line 23: | Line 25: | ||
*Opgaver 1 | *Opgaver 1 | ||
**[[Media:Fpga_%C3%B8velser_H2-2-.pdf|FPGA øvelser]] (Loads PDF file) | **[[Media:Fpga_%C3%B8velser_H2-2-.pdf|FPGA øvelser]] (Loads PDF file) | ||
| + | |||
---- | ---- | ||
*Opgave 2 | *Opgave 2 | ||
| − | '''Fremstil en tidsmåler der kan måle med 1/100 sekund nøjagtighed.''' | + | '''Fremstil en tidsmåler der kan måle med 1/100 sekund nøjagtighed.''' |
| − | '''Max tællertid 79,99 sekunder (reset tæller og tæl videre)''' | + | '''Max tællertid 79,99 sekunder (reset tæller og tæl videre)''' |
| − | '''Start og stop styres af en trykknap på DE1 board''' | + | '''Start og stop styres af en trykknap på DE1 board''' |
| − | '''Husk: • Tænk opgaven igennem''' | + | '''Husk: • Tænk opgaven igennem''' |
| − | '''N.B. Tidsmåler uden logik og Clk divider findes under Hints!!!''' | + | '''N.B. Tidsmåler uden logik og Clk divider findes under Hints!!!''' |
---- | ---- | ||
Revision as of 12:48, 6 February 2011
- Teori
- QuartusII Quickguide (Loads PDF file)
- QuartusII Schematic projekt start (Loads PDF file)
- Quartus VHDL projekt start (Loads PDF file)
- Schamtic & VHDL (Loads PDF file)
- VHDL (Loads PDF file)
- QuartusII (Loads PDF file)
- Hints
- Husk at sætte "Timing-driven compilation" til "All Paths"
- Billede af settings(Loads JPG file)
**Installation af driver til DE1 board: Vælg denne sti: C:\altera\91\quartus\drivers\usb-blaster
Eller hente driver fra Altera's hjemmeside samt instruktion: http://www.altera.com/support/software/drivers/dri-index.html
- Clk_divider fra 27MHz til 100Hz (Loads ZIP file)
- Tidsmåler!! uden logik og med 100Hz clk (Loads ZIP file)
- Digital logik (Loads ZIP file)
- Opgaver 1
- FPGA øvelser (Loads PDF file)
- Opgave 2
Fremstil en tidsmåler der kan måle med 1/100 sekund nøjagtighed.
Max tællertid 79,99 sekunder (reset tæller og tæl videre)
Start og stop styres af en trykknap på DE1 board
Husk: • Tænk opgaven igennem
N.B. Tidsmåler uden logik og Clk divider findes under Hints!!!
Linkene her under kan der købes eval bords!!!