Difference between revisions of "FPGA"
From Teknologisk videncenter
| Line 84: | Line 84: | ||
*[http://www.hdlworks.com/hdl_corner/vhdl_ref/ VHDL 93 Reference Guide] | *[http://www.hdlworks.com/hdl_corner/vhdl_ref/ VHDL 93 Reference Guide] | ||
*[https://www.altera.com/support/software/download/altera_design/quartus_we/dnl-quartus_we.jsp QuartusII webdesign free] | *[https://www.altera.com/support/software/download/altera_design/quartus_we/dnl-quartus_we.jsp QuartusII webdesign free] | ||
| − | *[ | + | *[http://sontrak.com Logic Friday download!] |
Revision as of 13:12, 18 February 2011
Contents
Installations vejledninger
- QuartusII 10.1 installationsvejledning (Loads PDF file)
Teori
- Hurtig guide til at have liggende ved siden at PC'en!!
- QuartusII Quickguide (Loads PDF file)
- Viser hvordan man starter et projekt op i QuartusII 10.1
- QuartusII 10.1 opstart (Loads PDF file)
- Viser hvordan et Schematicprojekt startes op i v 9.1!!
- QuartusII Schematic projekt start (Loads PDF file)
- Viser hvordan et Schematic projekt startes op i v 9.1!!
- Viser hvordan et VHDL projekt startes op i v 9.1!!
- Quartus VHDL projekt start (Loads PDF file)
- Viser hvordan et Schematic og VHDL projekt startes op i v 9.1!!
- Schamtic & VHDL (Loads PDF file)
- Powerpoint om VHDL
- VHDL (Loads PDF file)
- Powerpoint om Quartus og FPGA
- QuartusII (Loads PDF file)
Hints
- Husk at sætte "Timing-driven compilation" til "All Paths"
- Billede af settings(Loads JPG file)
Installation af driver til Evalueringsboards
- Har du Windows7 bliver Eval boardet først registeret når driveren er installeret:
- Vælg denne sti: C:\altera\91\quartus\drivers\usb-blaster
- Eller hente driver fra Altera's hjemmeside samt instruktion: http://www.altera.com/support/software/drivers/dri-index.html
- Hjælp til opgave 1!!!
- Clk_divider fra 27MHz til 100Hz (Loads ZIP file)
- Tidsmåler!! uden logik og med 100Hz clk (Loads ZIP file)
- Digital logik (Loads ZIP file)
Opgaver 1
- FPGA øvelser (Loads PDF file)
Opgave 2
Fremstil en tidsmåler der kan måle med 1/100 sekund nøjagtighed.
Max tællertid 0,89 sekunder (reset tæller og tæl videre)
Start og stop styres af en trykknap på DE1 board
Husk: • Tænk opgaven igennem
N.B. Tidsmåler uden logik og Clk divider findes under Hints!!!
Links
- www.altera.com
- VHDL tutorial
- VHDL 93 Reference Guide
- QuartusII webdesign free
- Logic Friday download!