Difference between revisions of "FPGA"
From Teknologisk videncenter
| Line 1: | Line 1: | ||
| − | *Installations vejledninger | + | * |
| + | === Installations vejledninger === | ||
| + | |||
**[[Media:Quartus_10_1_installlation.pdf|QuartusII 10.1 installationsvejledning]] (Loads PDF file) | **[[Media:Quartus_10_1_installlation.pdf|QuartusII 10.1 installationsvejledning]] (Loads PDF file) | ||
| − | *Teori | + | * |
| + | === Teori === | ||
| + | |||
**Hurtig guide til at have liggende ved siden at PC'en!! | **Hurtig guide til at have liggende ved siden at PC'en!! | ||
**[[Media:QuartusII_HurtigGuide-1-.pdf|QuartusII Quickguide]] (Loads PDF file) | **[[Media:QuartusII_HurtigGuide-1-.pdf|QuartusII Quickguide]] (Loads PDF file) | ||
| Line 20: | Line 24: | ||
---- | ---- | ||
| − | *Hints | + | * |
| + | === Hints === | ||
| + | |||
**Husk at sætte "Timing-driven compilation" til "All Paths" | **Husk at sætte "Timing-driven compilation" til "All Paths" | ||
**[[Media:Fiiter_settings_all_path.jpg|Billede af settings(Loads JPG file)]] | **[[Media:Fiiter_settings_all_path.jpg|Billede af settings(Loads JPG file)]] | ||
| − | * | + | * |
| − | + | ==== Installation af driver til Evalueringsboards ==== | |
| − | *Har du Windows7 bliver Eval boardet først registeret når driveren er installeret: | + | |
| − | *Vælg denne sti: [[C:\altera\91\quartus\drivers\usb-blaster]] | + | |
| + | *Har du Windows7 bliver Eval boardet først registeret når driveren er installeret: | ||
| + | *Vælg denne sti: [[C:\altera\91\quartus\drivers\usb-blaster]] | ||
*Eller hente driver fra Altera's hjemmeside samt instruktion: http://www.altera.com/support/software/drivers/dri-index.html | *Eller hente driver fra Altera's hjemmeside samt instruktion: http://www.altera.com/support/software/drivers/dri-index.html | ||
| + | |||
---- | ---- | ||
| − | *'''Hjælp til opgave 1!!!''' | + | *'''Hjælp til opgave 1!!!''' |
* [[Media:Clk_divider.zip|Clk_divider fra 27MHz til 100Hz]] (Loads ZIP file) | * [[Media:Clk_divider.zip|Clk_divider fra 27MHz til 100Hz]] (Loads ZIP file) | ||
*[[Media:Tidsmaaler_uden_logik.zip|Tidsmåler!! uden logik og med 100Hz clk]] (Loads ZIP file) | *[[Media:Tidsmaaler_uden_logik.zip|Tidsmåler!! uden logik og med 100Hz clk]] (Loads ZIP file) | ||
| Line 38: | Line 47: | ||
---- | ---- | ||
| − | *Opgaver 1 | + | * |
| + | === Opgaver 1 === | ||
| + | |||
**[[Media:Fpga_%C3%B8velser_H2-2-.pdf|FPGA øvelser]] (Loads PDF file) | **[[Media:Fpga_%C3%B8velser_H2-2-.pdf|FPGA øvelser]] (Loads PDF file) | ||
---- | ---- | ||
| − | *Opgave 2 | + | * |
| + | === Opgave 2 === | ||
| + | |||
| + | === === | ||
| + | |||
'''Fremstil en tidsmåler der kan måle med 1/100 sekund nøjagtighed.''' | '''Fremstil en tidsmåler der kan måle med 1/100 sekund nøjagtighed.''' | ||
| Line 57: | Line 72: | ||
---- | ---- | ||
| − | *Links | + | * |
| + | === Links === | ||
| + | |||
**[http://www.altera.com www.altera.com] | **[http://www.altera.com www.altera.com] | ||
**[http://www.seas.upenn.edu/~ese201/vhdl/vhdl_primer.html VHDL tutorial] | **[http://www.seas.upenn.edu/~ese201/vhdl/vhdl_primer.html VHDL tutorial] | ||
| Line 63: | Line 80: | ||
**[https://www.altera.com/support/software/download/altera_design/quartus_we/dnl-quartus_we.jsp QuartusII webdesign free] | **[https://www.altera.com/support/software/download/altera_design/quartus_we/dnl-quartus_we.jsp QuartusII webdesign free] | ||
| − | Linkene her under kan der købes eval bords!!! | + | === Linkene her under kan der købes eval bords!!! === |
*[http://www.terasic.com www.terasic.com] | *[http://www.terasic.com www.terasic.com] | ||
Revision as of 12:45, 13 February 2011
Contents
Installations vejledninger
- QuartusII 10.1 installationsvejledning (Loads PDF file)
Teori
- Hurtig guide til at have liggende ved siden at PC'en!!
- QuartusII Quickguide (Loads PDF file)
- Viser hvordan man starter et projekt op i QuartusII 10.1
- QuartusII 10.1 opstart (Loads PDF file)
- Viser hvordan et Schematicprojekt startes op i v 9.1!!
- QuartusII Schematic projekt start (Loads PDF file)
- Viser hvordan et Schematic projekt startes op i v 9.1!!
- Viser hvordan et VHDL projekt startes op i v 9.1!!
- Quartus VHDL projekt start (Loads PDF file)
- Viser hvordan et Schematic og VHDL projekt startes op i v 9.1!!
- Schamtic & VHDL (Loads PDF file)
- Powerpoint om VHDL
- VHDL (Loads PDF file)
- Powerpoint om Quartus og FPGA
- QuartusII (Loads PDF file)
Hints
- Husk at sætte "Timing-driven compilation" til "All Paths"
- Billede af settings(Loads JPG file)
Installation af driver til Evalueringsboards
- Har du Windows7 bliver Eval boardet først registeret når driveren er installeret:
- Vælg denne sti: C:\altera\91\quartus\drivers\usb-blaster
- Eller hente driver fra Altera's hjemmeside samt instruktion: http://www.altera.com/support/software/drivers/dri-index.html
- Hjælp til opgave 1!!!
- Clk_divider fra 27MHz til 100Hz (Loads ZIP file)
- Tidsmåler!! uden logik og med 100Hz clk (Loads ZIP file)
- Digital logik (Loads ZIP file)
Opgaver 1
- FPGA øvelser (Loads PDF file)
Opgave 2
Fremstil en tidsmåler der kan måle med 1/100 sekund nøjagtighed.
Max tællertid 79,99 sekunder (reset tæller og tæl videre)
Start og stop styres af en trykknap på DE1 board
Husk: • Tænk opgaven igennem
N.B. Tidsmåler uden logik og Clk divider findes under Hints!!!