Difference between revisions of "FPGA"
From Teknologisk videncenter
(→DE-2 pin oversigt) |
|||
| Line 21: | Line 21: | ||
**[[Media:FPGA_DE1.pdf|Hvad er en FPGA kreds samt benforbindelser til DE1 boardet]] (Loads PDF file) | **[[Media:FPGA_DE1.pdf|Hvad er en FPGA kreds samt benforbindelser til DE1 boardet]] (Loads PDF file) | ||
| − | + | == Hardware == | |
| + | |||
| + | **[[Media:|Overføre design til HW(DE2)]] (Loads PDF file) | ||
| + | |||
| + | |||
=== Hints === | === Hints === | ||
*Husk at sætte "Timing-driven compilation" til "All Paths" | *Husk at sætte "Timing-driven compilation" til "All Paths" | ||
| − | *[[Media:Fiiter_settings_all_path.jpg|Billede af settings(Loads JPG file)]] | + | *[[Media:Fiiter_settings_all_path.jpg|Billede af settings(Loads JPG file)]] |
*[[Media:Gray2bin.zip|Gray2bin(Loads zip file)]] | *[[Media:Gray2bin.zip|Gray2bin(Loads zip file)]] | ||
| Line 37: | Line 41: | ||
---- | ---- | ||
| − | === '''Hjælp til opgave 2!!!''' === | + | === '''Hjælp til opgave 2!!!''' === |
* [[Media:Clk_divider.zip|Clk_divider fra 27MHz til 100Hz]] (Loads ZIP file) | * [[Media:Clk_divider.zip|Clk_divider fra 27MHz til 100Hz]] (Loads ZIP file) | ||
| Line 45: | Line 49: | ||
---- | ---- | ||
| − | === '''DE-1 pin oversigt''' === | + | === '''DE-1 pin oversigt''' === |
*[[Media:Pin_oversigt_til_DE1_board_fra_Altera.pdf|Pin oversigt til DE1 boardet]] (Loads ZIP file) | *[[Media:Pin_oversigt_til_DE1_board_fra_Altera.pdf|Pin oversigt til DE1 boardet]] (Loads ZIP file) | ||
| − | === '''DE-2 pin oversigt''' === | + | === '''DE-2 pin oversigt''' === |
*[[Media:DE2_Pin_Table.pdf|Pin oversigt til DE2 boardet]] (Loads PDF file) | *[[Media:DE2_Pin_Table.pdf|Pin oversigt til DE2 boardet]] (Loads PDF file) | ||
| + | |||
---- | ---- | ||
Revision as of 10:51, 27 April 2012
Contents
Installations vejledninger
- QuartusII 10.1 installationsvejledning (Loads PDF file)
Teori
- Hurtig guide til at have liggende ved siden at PC'en!!
- QuartusII Quickguide (Loads PDF file)
- Viser hvordan man starter et projekt op i QuartusII 10.1
- QuartusII 10.1 opstart (Loads PDF file)
- Viser hvordan et Schematic-projekt startes op i v 9.1!!
- QuartusII Schematic opstart (Loads PDF file)
- Viser hvordan et VHDL projekt startes op i v 9.1!!
- Quartus VHDL projekt start (Loads PDF file)
- Viser hvordan et Schematic og VHDL projekt startes op i v 9.1!!
- Schamtic & VHDL (Loads PDF file)
- Powerpoint om VHDL
- VHDL (Loads PDF file)
- Powerpoint om Quartus og FPGA
- QuartusII (Loads PDF file)
- Hvad er en FPGA kreds samt benforbindelser til DE1 boardet (Loads PDF file)
Hardware
- [[Media:|Overføre design til HW(DE2)]] (Loads PDF file)
Hints
- Husk at sætte "Timing-driven compilation" til "All Paths"
- Billede af settings(Loads JPG file)
- Gray2bin(Loads zip file)
Installation af driver til Evalueringsboards
- Har du Windows7 bliver Eval boardet først registeret når driveren er installeret:
- Vælg denne sti: C:\altera\11sp1\quartus\drivers\usb-blaster
- Eller hente driver fra Altera's hjemmeside samt instruktion: http://www.altera.com/support/software/drivers/dri-index.html
Hjælp til opgave 2!!!
- Clk_divider fra 27MHz til 100Hz (Loads ZIP file)
- Tidsmåler!! uden logik og med 100Hz clk (Loads ZIP file)
- Digital logik (Loads ZIP file)
DE-1 pin oversigt
- Pin oversigt til DE1 boardet (Loads ZIP file)
DE-2 pin oversigt
- Pin oversigt til DE2 boardet (Loads PDF file)
Opgaver 1
- FPGA øvelser (Loads PDF file)
- PIN assigments til DE-1 boardet (Loads PDF file)
Opgave 2
Fremstil en tidsmåler der kan måle med 1/100 sekund nøjagtighed.
Max tællertid 0,89 sekunder (reset tæller og tæl videre)
Start og stop styres af en trykknap på DE1 board
Husk: • Tænk opgaven igennem
N.B. Tidsmåler uden logik og Clk divider findes under Hints!!!
Links
- www.altera.com
- VHDL tutorial
- VHDL 93 Reference Guide
- QuartusII webdesign free
- Logic Friday download!