Difference between revisions of "FPGA"
From Teknologisk videncenter
(→Opgaver 1) |
|||
| Line 10: | Line 10: | ||
**[[Media:Quartus_10_1_opstart.pdf|QuartusII 10.1 opstart]] (Loads PDF file) | **[[Media:Quartus_10_1_opstart.pdf|QuartusII 10.1 opstart]] (Loads PDF file) | ||
**Viser hvordan et Schematic-projekt startes op i v 9.1!! | **Viser hvordan et Schematic-projekt startes op i v 9.1!! | ||
| − | **[[Media:Schematic_projekt_i_Quartus_II-2-.pdf|QuartusII Schematic opstart]] (Loads PDF file) | + | **[[Media:Schematic_projekt_i_Quartus_II-2-.pdf|QuartusII Schematic opstart]] (Loads PDF file) |
**Viser hvordan et VHDL projekt startes op i v 9.1!! | **Viser hvordan et VHDL projekt startes op i v 9.1!! | ||
**[[Media:Start_af_nyt_VHDL_projekt_i_Quartus_II-1-.pdf|Quartus VHDL projekt start]] (Loads PDF file) | **[[Media:Start_af_nyt_VHDL_projekt_i_Quartus_II-1-.pdf|Quartus VHDL projekt start]] (Loads PDF file) | ||
| Line 18: | Line 18: | ||
**[[Media:VHDL.pdf|VHDL]] (Loads PDF file) | **[[Media:VHDL.pdf|VHDL]] (Loads PDF file) | ||
**Powerpoint om Quartus og FPGA | **Powerpoint om Quartus og FPGA | ||
| − | **[[Media:Brug_af_Quartus_II.pdf|QuartusII]] (Loads PDF file) | + | **[[Media:Brug_af_Quartus_II.pdf|QuartusII]] (Loads PDF file) |
**[[Media:FPGA_DE1.pdf|Hvad er en FPGA kreds samt benforbindelser til DE1 boardet]] (Loads PDF file) | **[[Media:FPGA_DE1.pdf|Hvad er en FPGA kreds samt benforbindelser til DE1 boardet]] (Loads PDF file) | ||
| + | |||
---- | ---- | ||
| Line 35: | Line 36: | ||
---- | ---- | ||
| − | + | === '''Hjælp til opgave 2!!!''' === | |
| + | |||
* [[Media:Clk_divider.zip|Clk_divider fra 27MHz til 100Hz]] (Loads ZIP file) | * [[Media:Clk_divider.zip|Clk_divider fra 27MHz til 100Hz]] (Loads ZIP file) | ||
*[[Media:Tidsmaaler_uden_logik.zip|Tidsmåler!! uden logik og med 100Hz clk]] (Loads ZIP file) | *[[Media:Tidsmaaler_uden_logik.zip|Tidsmåler!! uden logik og med 100Hz clk]] (Loads ZIP file) | ||
| Line 41: | Line 43: | ||
---- | ---- | ||
| − | + | ||
| + | === '''DE-1 pin oversigt''' === | ||
| + | |||
*[[Media:Pin_oversigt_til_DE1_board_fra_Altera.pdf|Pin oversigt til DE1 boardet]] (Loads ZIP file) | *[[Media:Pin_oversigt_til_DE1_board_fra_Altera.pdf|Pin oversigt til DE1 boardet]] (Loads ZIP file) | ||
| + | |||
| + | === '''DE-2 pin oversigt''' === | ||
| + | |||
| + | *[[Media:Pin_oversigt_til_DE2_board_fra_Altera.pdf|Pin oversigt til DE1 boardet]] (Loads ZIP file) | ||
| + | |||
| + | ---- | ||
=== Opgaver 1 === | === Opgaver 1 === | ||
| − | *[[Media:Fpga_%C3%B8velser_H2-2-.pdf|FPGA øvelser]] (Loads PDF file) | + | |
| + | *[[Media:Fpga_%C3%B8velser_H2-2-.pdf|FPGA øvelser]] (Loads PDF file) | ||
*[[Media:DE1_pin_assignments.zip|PIN assigments til DE-1 boardet]] (Loads PDF file) | *[[Media:DE1_pin_assignments.zip|PIN assigments til DE-1 boardet]] (Loads PDF file) | ||
| + | |||
---- | ---- | ||
=== Opgave 2 === | === Opgave 2 === | ||
| − | |||
'''Fremstil en tidsmåler der kan måle med 1/100 sekund nøjagtighed.''' | '''Fremstil en tidsmåler der kan måle med 1/100 sekund nøjagtighed.''' | ||
| Line 67: | Line 78: | ||
=== Links === | === Links === | ||
| − | |||
*[http://www.altera.com www.altera.com] | *[http://www.altera.com www.altera.com] | ||
Revision as of 14:35, 24 April 2012
Contents
Installations vejledninger
- QuartusII 10.1 installationsvejledning (Loads PDF file)
Teori
- Hurtig guide til at have liggende ved siden at PC'en!!
- QuartusII Quickguide (Loads PDF file)
- Viser hvordan man starter et projekt op i QuartusII 10.1
- QuartusII 10.1 opstart (Loads PDF file)
- Viser hvordan et Schematic-projekt startes op i v 9.1!!
- QuartusII Schematic opstart (Loads PDF file)
- Viser hvordan et VHDL projekt startes op i v 9.1!!
- Quartus VHDL projekt start (Loads PDF file)
- Viser hvordan et Schematic og VHDL projekt startes op i v 9.1!!
- Schamtic & VHDL (Loads PDF file)
- Powerpoint om VHDL
- VHDL (Loads PDF file)
- Powerpoint om Quartus og FPGA
- QuartusII (Loads PDF file)
- Hvad er en FPGA kreds samt benforbindelser til DE1 boardet (Loads PDF file)
Hints
- Husk at sætte "Timing-driven compilation" til "All Paths"
- Billede af settings(Loads JPG file)
Installation af driver til Evalueringsboards
- Har du Windows7 bliver Eval boardet først registeret når driveren er installeret:
- Vælg denne sti: C:\altera\91\quartus\drivers\usb-blaster
- Eller hente driver fra Altera's hjemmeside samt instruktion: http://www.altera.com/support/software/drivers/dri-index.html
Hjælp til opgave 2!!!
- Clk_divider fra 27MHz til 100Hz (Loads ZIP file)
- Tidsmåler!! uden logik og med 100Hz clk (Loads ZIP file)
- Digital logik (Loads ZIP file)
DE-1 pin oversigt
- Pin oversigt til DE1 boardet (Loads ZIP file)
DE-2 pin oversigt
- Pin oversigt til DE1 boardet (Loads ZIP file)
Opgaver 1
- FPGA øvelser (Loads PDF file)
- PIN assigments til DE-1 boardet (Loads PDF file)
Opgave 2
Fremstil en tidsmåler der kan måle med 1/100 sekund nøjagtighed.
Max tællertid 0,89 sekunder (reset tæller og tæl videre)
Start og stop styres af en trykknap på DE1 board
Husk: • Tænk opgaven igennem
N.B. Tidsmåler uden logik og Clk divider findes under Hints!!!
Links
- www.altera.com
- VHDL tutorial
- VHDL 93 Reference Guide
- QuartusII webdesign free
- Logic Friday download!